2017年11月1日，由国家半导体照明工程研发及产业联盟、第三代半导体产业技术创新战略联盟、北京市顺义区人民政府主办的第十四届中国国际半导体照明论坛暨 2017 国际第三代半导体论坛开幕大会在北京顺义隆重召开。
会期两天半，同期二十余场次会议。在2日上午，由中国电子科技集团第十三研究所和专用集成电路重点实验室共同协办的“氮化镓功率电子器件”技术分会上，来自德国ALLOS Semiconductors GmbH市场总监Alexander LOESING带来“无碳掺杂GaN-on-Si大外延片实现低漏电流”报告。
Alexander LOESING表示，最近硅衬底上GaN的功率器件已经可以量产。但是一直存在对于更好品质的需求：需要减少器件漏电流，需要器件工作在更高的电压电流。 GaN器件到目前为止已经不能到达其理论电场极限（Ec）。因此，碳掺杂经常用来弥补这一缺陷以达到预期的漏电流。不幸的是，碳掺杂GaN可能恶化器件的动态开关特性和晶体质量。
通过本项工作，我们已经知道采用不同手段提高隔离性能，例如通过提高晶体质量，在不影响外延片生产能力的情况下通过更大的弯曲增加GaN层厚度，以及通过叠层设计防止雪崩效应。
为此，我们已经在（111）硅衬底上通过MOVPE生长了150mm的硅衬底GaN外延片；并且已经通过增加GaN厚度到7 ?m能够显示有效的隔离。同时，已经可以展示进一步提高晶体质量提高隔离效果；在XRD下的FWHM为 330arcsec（002）和420arcsec（102）。最后我们证明了通过优化GaN和Si衬底之间核/缓冲层以及GaN层的插入层的特殊的叠层设计可以减少漏电流。
结果显示，即使在没有进行碳掺杂到GaN的情况下，600V时由此产生的垂直漏电流低至0.07?A/mm2，横向漏电流低至0.005?A/mm。而在200毫米晶圆的下测试的初期结果显示了该应用技术的可扩展性。
